高階合成FPGA電路設計(1131_B4ET030034A)

英文名稱: HLS for FPGA Design ;
授課目的： 本課程介紹高階合成(high-level synthesis)語法與工具，透過C及C++語言設計數位電路，並以AMD Xilinx PYNQ 開發板為主，介紹Vitis HLS軟硬體開發環境、SoC架構、Arm與FPGA入門使用。透過電路設計工具鏈之學習、期使修課同學能視需求情形調控HLS指令以實現數位積體電路系統並能進一步探討電路架構與效能。;
教學模式： 講授與實作演練;
學分數：3;
成績計算方式： 期中考30%、期末報告(或專題)25%
作業30%、上課出席及表現15%。
;
開課教師： 林秀菊 副教授 (sjlin@niu.edu.tw);